

JP9246550

Page 1





SEMICONDUCTOR DEVICE, AND MANUFACTURE OF SEMICONDUCTOR DEVICE, AND INSULATED GATE TYPE OF SEMICONDUCTOR DEVICE, AND MANUFACTURE OF INSULATED GATE TYPE OF SEMICONDUCTOR DEVICE

Patent Number:

JP9246550

Publication date:

1997-09-19

Inventor(s):

SUZUKI TAKASHI; UESUGI TSUTOMU; ISHIKO MASAYASU

Applicant(s)::

TOYOTA CENTRAL RES & DEV LAB INC

Requested Patent:

JP9246550

Application Number: JP19960075330 19960305

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To secure a finer and better source contact and improve reliability.

SOLUTION: A groove which has an oblique plane is made at a substrate, and besides two sidewalls are made, and a transistor is manufactured, making the most of these. In short, since the trench processing end is decided, using the double sidewall 62, a fine trench can be made, getting over the limit of lithography, and besides it is of planar structure, so the processing by photolithography is easy. Moreover, the oblique plane is preserved until trench formation, being covered with a second sidewall, and then the second sidewall is removed to expose the oblique plane, and the oblique plane is used as a source electrode 130 contact area, so the contact area increases, therefore the source contact resistance is reduced. Moreover by the existence of the oblique plane, the bore of the trench is large, and the burying of a source electrode 130 is easy.

Data supplied from the esp@cenet database - I2

W 04 -0 ER 4-4 特開平9-246550

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-246550

(43)公開日 平成9年(1997)9月19日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 29/78	•	9447 - 4M	HO1L	29/78	653A
	•				301D
		9447 - 4M			652K

審査請求 未請求 請求項の数11 FD (全 12 質


		不知点	不明不 明不列心数11 FD (主 12 页)
(21)出願番号	特願平8-75330	(71)出願人	000003609
			株式会社豊田中央研究所
(22)出顧日	平成8年(1996)3月5日		愛知県愛知郡長久手町大字長湫字横道41番
			地の1
		(72)発明者	一 鈴木 隆司
			愛知県愛知郡長久手町大字長湫字横道41番
•			地の1 株式会社豊田中央研究所内
•		(72)発明者	上杉勉
Ť	•	(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	爱知県愛知郡長久手町大字長湫字横道41番
	, · · ·		地の1 株式会社豊田中央研究所内
		(72)発明者	石子 雅康
		(12/369143	
	•	.	愛知県愛知郡長久手町大字長湫字橫道41番
-			地の1 株式会社豊田中央研究所内
	· ·	(74)代理人	弁理士 布施 行夫 (外2名)

(54) [発明の名称] 半導体装置,半導体装置の製造方法, 絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の 製造方法

(57)【要約】

【課題】 本発明の目的は、従来技術の問題点を克服し、より微細で、しかも良好なソースコンタクトを確保でき、かつ信頼性の高い絶縁ゲート型トランジスタならびにその製造方法を提供することにある。

【解決手段】 本製造方法では、基板に「斜面を有する 溝」を形成し、かつ2つの「サイドウオール」を形成 し、これらを活用してトランジスタを製造する。つま り、ダブルのサイドウオールを用いてトレンチ加工場を 決めるため、フォトリソグラフィの限界を越えて微細な トレンチを作成でき、しかも、プレーナー構造であるため、フォトリソグラフィによる加工も容易である。ま た、斜面を第2のサイドウオールで覆ってトレンチ形成 まで保存しておき、その後に第2のサイドウオールを除 去して斜面を露出させ、その斜面をソース電極のエンタクト りである。また、斜面のである。また、斜面のである。また、 なまで保存しておき、その後に第2のサイドウオールを なまで保存しておき、その斜面をソース電極の力と として使用するため、接触面積が増大し、よって というの関口径が大きく、ソース電極の埋め込 みも容易である。



【特許請求の範囲】

【請求項1】半導体基板の表面に形成された絶縁膜に選 択的に開口部を形成し、前記半導体基板の一部を露出さ

前記開口部の外縁を形成している前記絶縁膜の側壁に接 して第1のサイドウオールを形成する工程と、

前記絶縁膜および前記第1のサイドウオールをマスクと して用いて、露出している前記半導体基板の表面をエッ チングし、斜面をもつ溝を形成する工程と、

前記第1の膜および前記第1のサイドウオールをマスク として用いて、前記溝の底面に相当する露出した半導体 基板表面から不純物を導入し、前記半導体基板内に不純 物層を形成する工程と、

前記溝の斜面を覆い、かつ前記第1のサイドウオールに 連接する第2のサイドウオールを形成する工程と、

前記絶縁膜および前記第1および第2のサイドウオール をエッチングマスクとして用い、かつ前記第2のサイド ウオールの端部を基準として、前記シリコン半導体基板 をエッチングし、溝を形成する工程と、

前記第2のサイドウオールを除去し、前記半導体基板の 表面の前記斜面を露出させる工程と、

前記溝内に導電材料を埋め込む工程と、を有することを 特徴とする半導体装置の製造方法。

【請求項2】請求項1に記載の方法により製造される半 導体装置。

【請求項3】 第1導電型の半導体基板 (10, 20) の表面に、第1の絶縁膜/導電体層/第2の絶縁膜を順 次に重ね合わせて構成される積層膜(30,40,5 0)を形成する工程と、

前記積層膜の一部に開口部(52)を形成して前記半導 体基板の表面の一部を露出させる工程と、

前記開口部の外縁を形成している前記積層膜の側面に接 して、電気的絶縁材料からなる第1のサイドウオール (62) を形成する工程と、

前記積層膜および第1のサイドウオールをマスクとして 用いて、露出している前記半導体基板の表面をエッチン グレ、斜面をもつ溝 (70)を形成する工程と、

前記第1の膜および第1のサイドウオールをマスクとし て用いて、前記溝の底面に相当する露出した半導体基板 表面から第2導電型の不純物を導入し、前記半導体基板 内に第2導電型の第1の不純物層(80)を形成する工

前記第1の不純物層の表面部分に、第1導電型の第2の 不純物層(100)を形成する工程と、

前記溝の斜面を覆い、かつ前記第1のサイドウオールに 連接する第2のサイドウオール(110)を形成する工 程と、

前記積層膜および前記第1, 第2のサイドウオールをエ ッチングマスクとして用い、かつ第2のサイドウオール・ の端部を基準として、前記シリコン半導体基板をエッチ 50 前記積層膜および第1のサイドウオールをマスクとして

ングし、断面形状がU字形をしている溝(U溝)を形成 するT稈と、

前記第2のサイドウオールを除去し、前記半導体基板の 表面の前記斜面を露出させる工程と、

05 露出した前記斜面を含む前記 U溝内に導電材料 (13 0)を埋め込む工程とを有し、

前記各工程により、前記積層膜を構成する導電体層をゲ ートとし、前記積層膜を構成する第1の絶縁膜をゲート 絶縁膜とし、前記第1の不純物層の表面部分をチャネル

10 形成領域とし、前記第2の不純物層をソースまたはドレ イン領域とする絶縁ゲート型半導体装置を製造すること を特徴とする、絶縁ゲート型半導体装置の製造方法。

【請求項4】 請求項3において、

シリコン半導体基板の表面は(100)等価面であり、 15 前記形状の構成要素として斜面をもつ溝 (70) は断面 がV字形の溝(V溝)であり、そのV溝はアルカリエッ チング液を用いたエッチングにより形成されることを特 徴とする絶縁ゲート型半導体装置の製造方法。

【請求項5】 請求項3または4において、

20 第1の不純物層の表面部分に第1導電型の第2の不純物 層(100)を形成する工程は、不純物がドープされた シリケートガラス膜から不純物を拡散させる工程であ

また、第2のサイドウオール(110)を形成する工程 25 は、前記シリケートガラス膜を異方性エッチングにより 加工する工程であることを特徴とする絶縁ゲート型半導 体装置の製造方法。

【請求項6】 請求項3~5のいずれかにおいて、 前記U溝を形成する工程と、前記U溝内に導電材料を充 30 填する工程との間に、U溝加工に用いたマスクを不純物

導入用のマスクとしても利用してU溝の底部に不純物を 導入する工程が挿入されることを特徴とする絶縁ゲート 型半導体装置の製造方法。

【請求項7】 請求項1~6のいずれかの製造方法によ 35 り製造される、絶縁ゲート型半導体装置。

【請求項8】 U溝の内壁面にゲート絶縁膜が形成さ れ、そのU溝内に埋め込まれた導電材料をゲートとして 用いる、縦型の絶縁ゲート型半導体装置の製造方法であ って、

- 40 第1導電型の第1の半導体層(200, 210)と、第 2導電型の第2の半導体層(220)と、第1導電型の 第3の半導体層(230)とを順次に積層した構造を有 する半導体基板の表面に、積層膜(30,40,50) を形成する工程と、
- 45 前記積層膜の一部に開口部 (272) を形成して前記半 導体基板の表面の一部を露出させる工程と、

前記開口部の外縁を形成している前記積層膜の側面に接 して、電気的絶縁材料からなる第1のサイドウオール (282)を形成する工程と、

用いて、露出している前記半導体基板の表面をエッチングし、形状の構成要素として斜面をもつ溝 (290)を 形成する工程と、

前記積層膜,第1のサイドウオールおよび前記半導体基板表面の露出した前記斜面の上に、不純物がドープされたシリケートガラス膜を形成する工程と、

前記シリケートガラス膜から第1導電型の不純物を前記 半導体基板の表面部分に位置する前記第3の半導体層内 に拡散させ、その第3の半導体層の不純物濃度を高める 工程と、

前記シリケートガラス膜の全面に異方性エッチングを施して、前記半導体基板の表面の前記斜面の一部を露出させると共に、前記斜面の他部を覆い、かつ前記第1のサイドウオールに連接する第2のサイドウオール (302)を形成する工程と、

前記積層膜および前記第1,第2のサイドウオールをエッチングマスクとして用い、かつ第2のサイドウオールの端部を基準として、前記シリコン半導体基板をエッチングし、断面形状がU字形をしている溝(U溝)を形成する工程と、

前記第2のサイドウオールを除去し、前記半導体基板の 表面の前記斜面を露出させる工程と、

露出した前記斜面を含む前記U溝の内壁面にゲート絶縁 膜(320)を形成する工程と、

前記U溝内に導電材料(342)を埋め込む工程と、

前記第1のサイドウオールをマスクとして用いて、前記 U溝内に埋め込まれた前記導電材料層の表面を酸化して 酸化膜(350)を形成する工程と、

半導体基板の表面の全面に異方性エッチングを施し、その結果として前記積層膜のみを除去して前記半導体基板の表面を露出させ、電極コンタクト領域を形成する工程と、

前記電極コンタクト領域に電極を接続する工程と、 前記半導体基板の裏面に電極を接続する工程と、を有す ることを特徴とする絶縁ゲート型半導体装置の製造方 法。

【請求項9】 請求項8において、

シリコン半導体基板の表面は(100)等価面であり、前記斜面をもつ溝(290)は断面がV字形の溝(V 溝)であり、そのV溝はアルカリエッチング液を用いたエッチングにより形成されることを特徴とする絶縁ゲート型半導体装置の製造方法。

【請求項10】 請求項8または9において、

積層膜は、絶縁膜/ポリシリコン層/絶縁膜の重ね膜からなり、また、前記第1のサイドウオールは、シリコン 窒化膜からなることを特徴とする絶縁ゲート型半導体装 置の製造方法。

【請求項11】 請求項8~10のいずれかの製造方法により製造される、絶縁ゲート型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびその製造方法に関し、特に、縦型の絶縁ゲートパワートランジスタおよびその製造方法に関する。

05 [0002]

【背景技術】パワートランジスタの微細化技術としては、例えば、特開昭 6 2 - 1 2 6 6 7 4 号に示される技術、IEEE TRANS. ON ELECTRON DEVICES, VOL. 41, No. 5, PP. 814に示されるような技術がある。上述の 2 つの技術

10 は、主に、ソース領域の微細化に関するものである。

【0003】また、U溝を用いたMOSFET (UMOS)の構造(製造方法)についても、いろいろと提案されている。基本的には、フォトリソグラフィを用いてエッチングマスクを形成し、RIEにより半導体基板にトレンチを形成し、そのトレンチ内にポリシリコン等を埋め込むことにより製造される。

[0004]

【発明が解決しようとする課題】上述の特開昭 6 2 - 1 2 6 6 7 4 号の技術では、複雑な凹凸面上における絶縁 膜加工 (コンタクト形成) が必要となり、ソース領域の 微細化には一定の限界がある。また、IEEE. TRANS. ON EL ECTRON DEVICES, Vol. 41, No. 5, PP. 814の技術では、ソース電極がソース領域に接することができる面は、ソース領域の側壁 (接合深さに相当) 部分のみであり、きわめ

25. て接触面積が小さい。よって、ソース電極の接触抵抗が 大きくなる。ソース電極の接触面積を増やすには、ソー ス領域自体を深くするしかなく、必然的にデバイスの大 型化を招く。

【0005】また、今までのUMOSの構造(製造方・30 法)では、トレンチ寸法がフォトリソグラフィの精度で決定され、また、ソースコンタクト領域の確保のためにはデバイスの微細化が犠牲となり、さらに、ソース電極が接触するソース領域の表面における不純物濃度が低下してコンタクト抵抗が増大するといった問題がある。ま35 た、U溝内の酸化に際し、基板表面において応力集中や

5 た、U溝内の酸化に際し、基板表面において応力集中や 結晶欠陥が生じやすいという問題もある。

【0006】このように、トランジスタを徴細化していくと、そのトランジスタの高性能を維持するのがむずかしくなる。

40 【0007】本発明の目的は、上述の従来技術の問題点を克服し、より微細で、かつ高性能な半導体装置を提供すること、およびその製造方法を提供することにある。 具体的には、微細で、しかも良好なソースコンタクトを確保でき、かつ信頼性の高い絶縁ゲート型トランジスタ 45 ならびにその製造方法を提供することにある。

[0008]

【課題を解決するための手段】

(1) 請求項1に記載の本発明の半導体装置の製造方法 は、半導体基板の表面に形成された絶縁膜に選択的に開 50 口部を形成し、前記半導体基板の一部を露出させる工程

と、前記開口部の外縁を形成している前記絶縁膜の側壁 に接して第1のサイドウオールを形成する工程と、前記 絶縁膜および前記第1のサイドウオールをマスクとして 用いて、露出している前記半導体基板の表面をエッチン グレ、斜面をもつ溝を形成する工程と、前記第1の膜お よび前記第1のサイドウオールをマスクとして用いて、 前記溝の底面に相当する露出した半導体基板表面から不 純物を導入し、前記半導体基板内に不純物層を形成する 工程と、前記溝の斜面を覆い、かつ前記第1のサイドウ オールに連接する第2のサイドウオールを形成する工程 と、前記絶縁膜および前記第1および第2のサイドウオ ールをエッチングマスクとして用い、かつ前記第2のサ イドウオールの端部を基準として、前記シリコン半導体 基板をエッチングし、溝を形成する工程と、前記第2の サイドウオールを除去し、前記半導体基板の表面の前記 斜面を露出させる工程と、前記垂直な溝内に導電材料を 埋め込む工程と、を有することを特徴とする。

【0009】本請求項の製造方法によれば、基板に形成した斜面を有する溝を介して基板内に不純物を導入するため、容易に曲率が大きい拡散層を形成することができる。また、最小寸法で加工したマスクの端部に2つのサイドウオールを重ねてマスクの端部を決定できるため、フォトリソグラフィの加工限界を越えてより微細な加工が可能となる。

【0010】また、第2のサイドウオールにより前記溝の斜面が保存され、その斜面の存在は、導電体の埋め込みを容易にしたり、接触面積を増大させてコンタクト抵抗を低減したりするのに役立つ。

【0011】(2)請求項2に記載の本発明は、請求項1に記載の方法により製造される半導体装置である。

【0012】微細かつ高性能な半導体装置を得ることができる。

【0013】(3)請求項3に記載の本発明の絶縁ゲー ト型半導体装置の製造方法は、第1導電型の半導体基板 の表面に、第1の絶縁膜/導電体層/第2の絶縁膜を順 次に重ね合わせて構成される積層膜を形成する工程と、 前記積層膜の一部に開口部を形成して前記半導体基板の 表面の一部を露出させる工程と、前記開口部の外縁を形 成している前記積層膜の側面に接して、電気的絶縁材料 からなる第1のサイドウオールを形成する工程と、前記 積層膜および第1のサイドウオールをマスクとして用い て、露出している前記半導体基板の表面をエッチング し、斜面をもつ溝を形成する工程と、前記第1の膜およ び第1のサイドウオールをマスクとして用いて、前記溝 の底面に相当する露出した半導体基板表面から第2導電 型の不純物を導入し、前記半導体基板内に第2導電型の 第1の不純物層を形成する工程と、前記第1の不純物層 の表面部分に、第1導電型の第2の不純物層を形成する 工程と、前記溝の斜面を覆い、かつ前記第1のサイドウ

と、前記積層膜および前記第1,第2のサイドウオールをエッチングマスクとして用い、かつ第2のサイドウオールの端部を基準として、前記シリコン半導体基板をエッチングし、断面形状がU字形をしている溝(U溝)を 8 形成する工程と、前記第2のサイドウオールを除去し、前記半導体基板の表面の前記斜面を露出させる工程と、露出した前記斜面を含む前記U溝内に導電材料を埋め込む工程とを有し、前記各工程により、前記積層膜を構成する導電体層をゲートとし、前記積層膜を構成する第1 の絶縁膜をゲート絶縁膜とし、前記第1の不純物層の表面部分をチャネル形成領域とし、前記第2の不純物層をソースまたはドレイン領域とする絶縁ゲート型半導体装置を製造することを特徴とする。

【0014】本製造方法では、基板に「斜面を有する 15 溝」を形成し、かつ2つの「サイドウオール」を形成 し、これらを活用してトランジスタを製造する。

【0015】つまり、ダブルのサイドウオールを用いてトレンチ加工端を決めるため、フォトリソグラフィの限界を越えて微細なトレンチを作成でき、しかも、プレー20 ナー構造であるため、フォトリソグラフィによる加工も容易である。

【0016】また、斜面を第2のサイドウオールで覆ってトレンチ形成まで保存しておき、その後に第2のサイドウオールを除去して斜面を露出させ、その斜面をソー5 ス電極コンタクト領域として使用するため、接触面積が増大し、よってソースコンタクト抵抗が低減される。また、斜面の存在によりトレンチの開口径が大きく、ソース電極の埋め込みも容易である。

【0017】また、斜面の表面より不純物を基板内に拡 30 散させるため、浅い拡散で十分な曲率を確保でき、微細 化を犠牲にすることなく耐圧も確保できる。

【0018】(4)請求項4に記載の本発明の絶縁ゲート型半導体装置の製造方法は、請求項1において、シリコン半導体基板の表面は(100)等価面であり、前記 形状の構成要素として斜面をもつ溝は断面がV字形の溝(V溝)であり、そのV溝はアルカリエッチング液を用いたエッチングにより形成されることを特徴とする。

【0019】シリコンの(100)等価面の性質を利用した異方性エッチングにより、容易に斜面をもつ溝を形成できる。

【0020】(5) 請求項5に記載の本発明の絶縁ゲート型半導体装置の製造方法は、請求項1または2において、第1の不純物層の表面部分に第1導電型の第2の不純物層を形成する工程は、不純物がドープされたシリケートガラス膜から不純物を拡散させる工程であり、また、第2のサイドウオールを形成する工程は、前記シリケートガラス膜を異方性エッチングにより加工する工程であることを特徴とする。

工程と、前記溝の斜面を覆い、かつ前記第1のサイドウ 【0021】不純物がドープされたシリケートガラス膜オールに連接する第2のサイドウオールを形成する工程 50 (例えば、PSG膜、AsSG膜)をデポジットし、熱

処理により不純物を拡散させればよく、工程が容易である。また、第1導電型の第2の不純物層はソース領域として機能し、低抵抗化のためには不純物濃度を高く維持する必要があるが、本方法によれば、十分な不純物の導入が可能である。

【0022】さらに、シリケートガラス膜をRIE等により加工して、第2のサイドウオールをセルフアラインで形成する。よって、精度が高く、微細化にも適する。【0023】(6)請求項6に記載の本発明の絶縁ゲート型半導体装置の製造方法は、請求項1~3のいずれかにおいて、前記U溝を形成する工程と、前記U溝内に導電材料を充填する工程との間に、U溝加工に用いたマスクを不純物導入用のマスクとしても利用してU溝の底部に不純物を導入する工程が挿入されることを特徴とする。

【0024】パワートランジスタでは、ソース電位の安定化のために、ソースを基板 (Pボディ層) と接続した構成をとるのが一般的であるが、本工程により、ソースと基板 (Pボディ層) のオーミックコンタクトが可能となる。

【0025】(7) 請求項7に記載の本発明の絶縁ゲート型半導体装置は、請求項1~6のいずれかの製造方法により製造されるものである。

【0026】何回もセルフアラインを連続して用いる超 微細プロセスにより製造される、微細, 高信頼度、かつ 低消費電力のデバイスである。

【0027】(8)請求項8に記載の本発明の絶縁ゲー ト型半導体装置の製造方法は、U溝の内壁面にゲート絶 縁膜が形成され、そのU溝内に埋め込まれた導電材料を ゲートとして用いる、縦型の絶縁ゲート型半導体装置の 製造方法であって、第1導電型の第1の半導体層と、第 2 導電型の第2の半導体層と、第1 導電型の第3の半導 体層とを順次に積層した構造を有する半導体基板の表面 に、積層膜を形成する工程と、前記積層膜の一部に開口 部を形成して前記半導体基板の表面の一部を露出させる 工程と、前記開口部の外縁を形成している前記積層膜の 側面に接して、電気的絶縁材料からなる第1のサイドウ オールを形成する工程と、前記積層膜および第1のサイ ドウオールをマスクとして用いて、露出している前記半 導体基板の表面をエッチングし、斜面をもつ溝を形成す る工程と、前記積層膜、第1のサイドウオールおよび前 記半導体基板表面の露出した前記斜面の上に、不純物が ドープされたシリケートガラス膜を形成する工程と、前 記シリケートガラス膜から第1導電型の不純物を前記半 導体基板の表面部分に位置する前記第3の半導体層内に 拡散させ、その第3の半導体層の不純物濃度を高める工 程と、前記シリケートガラス膜の全面に異方性エッチン グを施して、前記半導体基板の表面の前記斜面の一部を 露出させると共に、前記斜面の他部を覆い、かつ前記第 1のサイドウオールに連接する第2のサイドウオールを

形成する工程と、前記積層膜および前記第1, 第2のサ イドウオールをエッチングマスクとして用い、かつ第2 のサイドウオールの端部を基準として、前記シリコン半 - 導体基板をエッチングし、断面形状がU字形をしている 05 溝(U溝)を形成する工程と、前記第2のサイドウオー ルを除去し、前記半導体基板の表面の前記斜面を露出さ せる工程と、露出した前記斜面を含む前記U溝の内壁面 にゲート絶縁膜を形成する工程と、前記ひ溝内に導電材 料を埋め込む工程と、前記第1のサイドウオールをマス 10 クとして用いて、前記ひ溝内に埋め込まれた前記導電材 料層の表面を酸化して酸化膜を形成する工程と、半導体 基板の表面の全面に異方性エッチングを施し、その結果 として前記積層膜のみを除去して前記半導体基板の表面 を露出させ、電極コンタクト領域を形成する工程と、前 15 記電極コンタクト領域に電極を接続する工程と、前記半 導体基板の裏面に電極を接続する工程と、を有すること を特徴とする。

【0028】積層膜をフォトリソグラフィで加工し、さらに2つのサイドウオールによりトレンチマスクの端部20を決めるため、フォトリソの限界を越えて微細なトレンチを形成可能である。

【0029】また、斜面を有する溝を形成し、その斜面上に不純物がドープされたシリケートガラス膜をデポジットして第1導電型の不純物の拡散を行うため、トレン25 チが形成される領域の近傍の第1導電型不純物の濃度を効果的に高めることができ、したがって、ソースコンタクト抵抗の低減が可能となる。

【0030】また、トレンチ内部の酸化の際、第1のサイドウオールにより積層膜の端部が覆われているため、

30 酸化による応力集中(例えば、バーズビークの発生)が発生しない。

【0031】さらに、ソースコンタクト領域の形成も、 一連のセルフアライン工程により自動的に行え、よっ て、精度よくソースコンタクト領域を確保しつつ、デバ 35 イスの微細化を行える。

【0032】(9)請求項9に記載の本発明の絶縁ゲート型半導体装置の製造方法は、シリコン半導体基板の表面は(100)等価面であり、前記斜面をもつ溝(290)は断面がV字形の溝(V溝)であり、そのV溝はアルカリエッチング液を用いたエッチングにより形成されることを特徴とする。

【0033】シリコンの(100)等価面の性質を利用した異方性エッチングにより、容易に斜面をもつ溝を形成できる。

45 【0034】(10) 請求項10に記載の本発明の絶縁 ゲート型半導体装置の製造方法は、請求項8または9に おいて、積層膜は、絶縁膜/ポリシリコン層/絶縁膜の 重ね膜からなり、また、前記第1のサイドウオールは、 シリコン窒化膜からなることを特徴とする。

50 【0035】積層膜は、トレンチ内に埋め込まれたポリ

シリコンの表面の酸化 (キャップ酸化) の際に、下地の シリコン基板に応力集中が発生するのを防止する働きを する。

【0036】また、第1のサイドウオールはキャップ酸化のマスクとして機能する。

【0037】(11)請求項11に記載の本発明の絶縁 ゲート型半導体装置は、請求項8~10のいずれかの製造方法により製造されるものである。

【0038】何回もセルフアラインを連続して用いる超 微細プロセスにより製造される、微細, 高信頼度、かつ 低消費電力のデバイスである。

[0039]

【発明の実施の形態】次に、本発明の実施の形態について、図面を参照して説明する。

【0040】 (第1の実施の形態)

(構造)図11は、本発明のDMOS (Double Diffused MOSFET)の構造を示すデバイス断面図である。図12に示されるように、このDMOSは、ソース(S)と基板(ボディp層)とを接続してソース電位のフローティングを防止した構成となっている。

【0041】図11に示されるように、半導体基板の表面にソース電極(130),ゲート電極(40)が形成され、裏面にドレイン電極140が形成されている、縦型のMOSFETである。

【0042】図11において、参照番号10,20はドレイン層、参照番号30は SiO_2 膜、参照番号40はポリシリコン層、参照番号50はシリコン窒化膜、参照番号62はシリコン窒化膜からなるサイドウオール(第1のサイドウオール)、参照番号80はボディp層、参照番号120はオーミックコンタクト用のp[†]層を、それぞれ表す。

【0043】(製造プロセス)次に、図11の構造の製造方法の一例を、図1~図10を用いて順をおって説明する。

【0044】(1)まず、図1に示すように、 n^+ 層および n^- 層からなるSi基板の(100)面上に、50 $nm\sim100nm$ 程度の熱酸化膜30を形成後、約400nmのドープドポリシリコン膜40、 Si_3N_4 膜等の酸化防止用の膜50を順次に形成する。これにより、多層積層膜が形成される。

【0045】(2)次に、図2に示すように、フォトリソグラフィの最小線幅でマスクを加工し、そのマスクを用いてRIEにより多層積層膜(Si_3N_4 /ポリシリコン/ SiO_2)に開口52を形成する。

【0046】(3) 次に、図3に示すように、 Si_3N_4 膜60を基板の全面に形成し、RIEによりエッチングを施す。これによって、図4に示すように、多層積層膜の側面にサイドウォール(第1のサイドウオール) 62 が形成される。

【0047】(4)次に、図5に示すように、シリコンのエッチング異方性を利用したウエットエッチング(アルカリエッチング)によりV溝70を形成する。

【0048】(5)次に、図6に示すように、不純物を05 含むSiO2膜からの不純物の拡散、あるいはイオン注入と熱処理によりボディp 拡散層80を形成する。このとき、拡散層の形状はV溝の形状を反映して形成される。

【0049】(6)次に、図7に示すように、AsSG 10 (砒素シリケートガラス)膜90を形成し、そのAsS G膜からの砒素 (As)の拡散によりソース (n⁺)層 100を形成する。AsSG膜の代わりにPSGを使用 することもできる。また、イオン注入とドライブイン拡 散でソースを形成しておき、その後、CVD-SiO₂ 15 膜を全面にデポジットしてもよい。

【0050】(7)次に、図8に示すように、基板の全面にRIEによるエッチングを施し、第1のサイドウオール62の側面に、重ねて第2のサイドウォール110を形成する。

20 【0051】なお、シリコン基板への不純物拡散(ソース層の形成)は、不純物をドープしたSiO。膜を用いることにより、第2のサイドウオール形成後に行うことも可能である。

【0052】(8)次に、図9に示すように、多層積層 25 膜(30,40,50),第1のサイドウオール62および第2のサイドウオール110をマスクとして用いて、RIEによりトレンチを形成し、さらに、イオン打ち込みによりトレンチの底面部へp型不純物(ボロン)を導入して、オーミックコンタクト層(p*)120を 30 形成する。

【0053】(9)次に、図10に示すように、第2のサイドウオール110をウエットエッチングで除去し、 V溝の斜面の表面を露出させる。これにより、Y型のトレンチ形状が形成される。このY型のトレンチを上面か 5見ると、例えば、図13のようになっており、斜面の分だけ接触面積が増大している。

【0054】 (10) 次に、図11に示すように、トレンチ内を金属で埋め込み、ソース電極130を形成する。また、半導体基板の裏面にドレイン電極140を形40 成する。

【0055】積層膜を構成するポリシリコン層40がゲート電極となる。トランジスタのオン電流 I は、図11中に図示されるように、基板表面から裏面に向かって流れる。

45 【0056】以上説明した方法によれば、V溝の表面からの拡散によってボディp層を形成するため、接合耐圧を決めるボディ拡散層コーナー曲率を従来の拡散深さの50%で形成できる。ボディp層の拡散深さが浅くなるため、素子を微細化できる。また、プロセスも簡略化さ50 れる。

【0057】また、ボディp層の形成後に、同じくV溝 の表面からソースとなるn*拡散層を形成する(2 重拡 散) ことにより、チャネル領域を精度よく形成でき、か つチャネル幅も短くできる。

【0058】さらに、トレンチの上部をY字型としてあ るため、ソース電極とソース領域との接触面積が大き く、ソースコンタクト抵抗を小さくできる。また、Y字 型トレンチであるため、ソース電極の埋め込み特性も良 好である。

【0059】また、トレンチ底部のオーミックコンタク ト層もセルフアラインプロセスを用いて形成できる。

【0060】したがって、図11に示されるトランジス 夕は、オン抵抗が小さく、低消費電力かつ高信頼度な、 超微細なトランジスタとなる。

【0061】以上の実施例では、DMOSを用いて説明 したが、UMOS, LDMOSやIGBTなどのパワー トランジスタにも適用可能である。IGBT (Insu lated Gate Bipolar Transi stor) は、図11におけるn*拡散層10をp*拡散 層に変更した構造を有し、電極130がエミッタ電極と なり、電極140がコレクタ電極となる。

【0062】 (第2の実施の形態) 第2の実施の形態 は、UMOSトランジスタに関する。

【0063】 (構造) 本実施の形態にかかるUMOSト ランジスタは、図29に示すように、Y字型トレンチを 用いた縦型のMOSである。

【0064】基板の表面にソース電極410が設けら れ、基板の裏面にドレイン電極420が設けられてい る。トレンチ内部のポリシリコン層342がゲート電極 (ゲート配線)となる。ソース電極410とゲート電極 (ゲート配線) 342とはキャップ酸化層350により 分離されている。参照番号230,232はソース層で あり、参照番号220はp型ベース層(チャネル形成領 域)であり、参照番号200,210はドレイン層であ り、参照番号320はゲート酸化膜であり、参照番号3 42はサイドウオールである。

【0065】図29に示すように、トランジスタのオン 電流Iは、基板表面から基板裏面に向かって流れる。

【0066】図30に、図29のトランジスタの平面構 造が示されている。また、図31には、図30のB-B 線に沿うデバイスの断面図が示されている。

【0067】(製造方法)以下、図29に示されるUM OSFETの製造方法を、図14~図28を用いて順を おって説明する。

【0068】(1)まず、図14に示すように、Si基 板(n型層200,210を有する)上に、50ヵm程 度の熟酸化膜240を形成し、続いてイオン注入による 不純物導入と熱処理により、ソース層230及びベース 層220を形成する。

【0069】 (2) 次に、図15に示すように、SiO

2膜240上に、300nm~500nm程度のポリシ リコン膜250を形成し、さらに約200nmのSi、 N₄膜250ならびに約250nmのCVD-SiO₇膜 270を順次に積層する。これにより、多層積層膜を形 05 成する。

【0070】(3)次に、フォトリソグラフィの最小線 幅でマスクを加工し、そのマスクを用いてRIEで多層 積層膜(SiOェ/Si¸N₄/ポリシリコン/SiO。) を選択的にエッチングすることにより、図16に示すよ 10 うな開口部272を形成する。

【0071】(4)次に、図17に示すように全面にS i_sN₄膜280を形成し、続いて、図18に示すよう に、RIEにより全面エッチングを施し、その結果とし てサイドウォール(第1のサイドウオール)282を形 15 成する。

【0072】(5)次に、図19に示すように、アルカ リエッチングによりV溝290を形成する。

【0073】(6)次に、図20に示すように、PSG 膜またはAsSG膜300をデポジットし、続いて、ア 20 ニールを行ってn型不純物を拡散させ、高濃度n+層2 32を形成する。これにより、ソース層の表面の不純物 濃度が高くなり、ソースの低抵抗化が図られる。

【0074】 (7) 次に、図21に示すように、全面に RIEを施し、第1のサイドウォール282に連接する 25 第2のサイドウォール302を形成する。なお、髙濃度 n⁺層232の形成を、第2のサイドウオール完成後と することもできる。

【0075】(8)次に、図22に示すように、多層積 層膜(240, 250, 260, 270) および第1,

30 第2のサイドウオール (282, 302) をマスクとし て用いて、自己整合的にトレンチ320を形成する。

【0076】(9)次に、図23に示すように、第2の サイドウオール302を除去し、V溝の斜面の表面を露 出させる。これにより、Y型のトレンチ形状となる。

【0077】(10)次に、図24に示すように、トレ ンチの内部を酸化し、20nm~100nmのゲート酸 化膜を形成する。このとき、多層積層膜(240,25 0, 260) の端面は第1のサイドウオール (Si,N, 膜)により覆われているため、バーズビークの成長等に 40 よる半導体基板への応力集中が生じない。

【0078】 (11) 次に、図25に示すように、多結 晶シリコン3.40をデポジットし、平坦化する。なお、 多結晶シリコンの代わりに、ドープドアモルファスを使 用することもできる。

45 【0079】 (12) 次に、図26に示すように、RI Eによる全面エッチングにより、多結晶シリコン342 をトレンチの内部に埋め込む。

【0080】(13)次に、図27に示すように、サイ ドウォール282で挟まれたドープドポリシリコン層3

50 42の表面を酸化 (キャップ酸化) し、フィールド酸化

膜350を形成する。フィールド酸化膜の膜厚は、30.0nm~500nm程度である。

【0081】 (14) 次に、図28に示すように、RIEによりフィールド酸化膜膜350および多層積層膜(Si_3N_4 /ポリシリコン/ SiO_2)を同時にエッチングする。フィールド酸化膜(SiO_2)350と Si_3N_4 膜との選択比は約「5」であり、フィールド酸化膜(SiO_2)350とポリシリコン層250との選択比は約「70」であり、フィールド酸化膜(SiO_2)350と表面酸化膜240との選択比は約「1」である。したがって、全面エッチングにより、フィールド酸化膜350は100nm程度目減りすると同時に、多層積層膜はすべて除去されて半導体基板の表面が露出する。この露出部分がソースコンタクト領域となる。

【0082】(15) 次に、図29に示すように、ソース電極410およびドレイン電極420を形成して、UMOSFETが完成する。

【0083】上述の方法よれば、Si₃N₄膜サイドウォール及びPSG膜サイドウォールを用いてトレンチを形成するため、フォトリソ加工寸法より小さい幅のトレンチを精度よく形成できる。

【0084】また、キャップ酸化の際、 Si_sN_4 膜のサイドウォールにより、バーズビークの発生が防止される。これにより、応力集中の問題も生じず、かつデバイスの高集積化が可能となる。

【0085】また、図20に示される工程において、PSG膜やAsSG膜(300)からの不純物の拡散を行いソース領域を高濃度化するため、トレンチのごく近傍における表面部の不純物濃度を高めることができ、ソースコンタクト抵抗が低減される。

【0086】また、Y字型トレンチを用いるため、ポリシリコンの埋め込みが容易である。さらに、ソースコンタクトの形成もセルフアラインプロセスに行うことができ、プロセスが複雑化しない。

【0087】これにより、図27に示されるトランジスタは、信頼性が高く、低消費電力でかつ超微細なパワートランジスタとなる。

【0088】なお、上述の製造方法によりIGBTを製造することもできる。IGBT (Insulated Gate Bipolar Transistor)は、図29におけるn*拡散層200を、p*拡散層に変更した構造を有し、電極410がエミッタ電極となり、電極420がコレクタ電極となる。

【0089】以上の実施例では、Si基板を用いていたが、SOI基板やSiC基板などを用いたデバイスにも本発明を適用可能である。

[0090]

【図面の簡単な説明】

【図1】第1の実施の形態にかかるDMOS (Double Diffused MOSFET)の第1の製造

工程を説明するためのデバイス断面図である。

【図2】第1の実施の形態にかかるDMOSの第2の製造工程を説明するためのデバイス断面図である。

【図3】第1の実施の形態にかかるDMOSの第3の製 05 造工程を説明するためのデバイス断面図である。

【図4】第1の実施の形態にかかるDMOSの第4の製造工程を説明するためのデバイス断面図である。

【図5】第1の実施の形態にかかるDMOSの第5の製造工程を説明するためのデバイス断面図である。

10 【図6】第1の実施の形態にかかるDMOSの第6の製造工程を説明するためのデバイス断面図である。

【図7】第1の実施の形態にかかるDMOSの第7の製造工程を説明するためのデバイス断面図である。

【図8】第1の実施の形態にかかるDMOSの第8の製 15 造工程を説明するためのデバイス断面図である。

【図9】第1の実施の形態にかかるDMOSの第9の製造工程を説明するためのデバイス断面図である。

【図10】第1の実施の形態にかかるDMOSの第10の製造工程を説明するためのデバイス断面図である。

20 【図11】第1の実施の形態にかかるDMOS (完成品) のデバイス断面図である。

【図12】図11に示されるDMOSの等価回路図である。

【図13】図11に示されるDMOSを上からみた場合 25 の、V溝の斜面の形状を示す図である。

【図14】第2の実施の形態にかかるUMOSの第1の 製造工程を説明するためのデバイス断面図である。

【図15】第2の実施の形態にかかるUMOSの第2の 製造工程を説明するためのデバイス断面図である。

30 【図16】第2の実施の形態にかかるUMOSの第3の 製造工程を説明するためのデバイス断面図である。

【図17】第2の実施の形態にかかるUMOSの第4の 製造工程を説明するためのデバイス断面図である。

【図18】第2の実施の形態にかかるUMOSの第5の 35 製造工程を説明するためのデバイス断面図である。

【図19】第2の実施の形態にかかるUMOSの第6の 製造工程を説明するためのデバイス断面図である。

【図20】第2の実施の形態にかかるUMOSの第7の 製造工程を説明するためのデバイス断面図である。

0 【図21】第2の実施の形態にかかるUMOSの第8の 製造工程を説明するためのデバイス断面図である。

【図22】第2の実施の形態にかかるUMOSの第9の 製造工程を説明するためのデバイス断面図である。

【図23】第2の実施の形態にかかるUMOSの第10 45 の製造工程を説明するためのデバイス断面図である。

【図24】第2の実施の形態にかかるUMOSの第11 の製造工程を説明するためのデバイス断面図である。

【図25】第2の実施の形態にかかるUMOSの第12の製造工程を説明するためのデバイス断面図である。

50 【図26】第2の実施の形態にかかるUMOSの第13

- 8 -

の製造工程を説明するためのデバイス断面図である。

【図27】第2の実施の形態にかかるUMOSの第14の製造工程を説明するためのデバイス断面図である。

【図28】第2の実施の形態にかかるUMOSの第15 の製造工程を説明するためのデバイス断面図である。

【図29】第2の実施の形態にかかるUMOS(完成品)の要部構造を示す断面図である。


【図30】図29に示されるUMOSの平面構造を示す図である。

【図31】図30に示されるUMOSの、B-B線に沿う断面構造を示す図である。

【符号の説明】

10, 200 n*層 (ドレイン領域)

- ·20, 210 n 層 (ドレイン領域)
- 30 表面酸化膜 (SiO,膜)
- 40 ポリシリコン層 (ゲート電極)
- 50 シリコン窒化膜
- 05 60 シリコン窒化膜
 - 62 第1のサイドウオール
 - 70 V滍
 - 80, 220 ボディp層 (チャネル形成領域)
 - 90 PSG膜
- 10 100 ソース領域 (n+層)
 - 110 第2のサイドウオール
 - 130,410 ソース電極
 - 140,420 ドレイン電極



∞-

240

-220

-210

n٠


P


n+

50

30

20





、半導体装置、半導体装置の製造方法、絶縁ゲート、型半導体装置および絶縁ゲート型半導体...



